摘要:模擬電路的設(shè)計(jì)重用是提高模擬與混合信號(hào)集成電路設(shè)計(jì)效率的重要途徑.本文提出了一種基于gm/Id參數(shù)的不同工藝之間同一結(jié)構(gòu)電路的設(shè)計(jì)移植方法.方法的基本思想是保持移植前后電路中部分關(guān)鍵MOS管的gm/Id參數(shù),從而使移植后電路的性能也基本保持不變.介紹了基于BSIM等模型的gm/Id匹配及移植電路參數(shù)確定方法.給出了一個(gè)Miller補(bǔ)償兩級(jí)運(yùn)放及一個(gè)折疊共源共柵運(yùn)放從0.35μm工藝到0.18μm、0.13μm、90nm工藝的移植仿真結(jié)果.與現(xiàn)有方法相比,本文方法可以更小的計(jì)算代價(jià),得到性能基本相同、但功耗與面積縮減的電路.
注:因版權(quán)方要求,不能公開(kāi)全文,如需全文,請(qǐng)咨詢(xún)雜志社。
電子學(xué)報(bào)雜志, 月刊,本刊重視學(xué)術(shù)導(dǎo)向,堅(jiān)持科學(xué)性、學(xué)術(shù)性、先進(jìn)性、創(chuàng)新性,刊載內(nèi)容涉及的欄目:學(xué)術(shù)論文、綜述評(píng)論、科研通信、簡(jiǎn)訊等。于1962年經(jīng)新聞總署批準(zhǔn)的正規(guī)刊物。