摘要:以CMOS存儲單元為研究對象,介紹了仿真在CMOS抗輻射加固集成電路單粒子效應(yīng)機理及電路抗單粒子加固設(shè)計方面的研究進展,討論了特征尺寸的縮小對單粒子輻射效應(yīng)的影響,提出了利用交叉隔離和錯誤猝熄的方法改進傳統(tǒng)存儲單元的加固性能,并通過試驗驗證了該方法的有效性。
注:因版權(quán)方要求,不能公開全文,如需全文,請咨詢雜志社。
現(xiàn)代應(yīng)用物理雜志, 季刊,本刊重視學(xué)術(shù)導(dǎo)向,堅持科學(xué)性、學(xué)術(shù)性、先進性、創(chuàng)新性,刊載內(nèi)容涉及的欄目:物理量的定義和測量的假設(shè)選擇、理論數(shù)學(xué)、理論與實驗等。于2010年經(jīng)新聞總署批準的正規(guī)刊物。